Az etnews információi szerint az SK Hynix olyan olyan 3D NAND flash memórialapkán dolgozik, amely a 400 cellaréteget is meghaladhatja. Ez első ilyen fejlesztés várhatóan a következő év végén lehet kész, és elsődlegesen azért kell ennyit várni rá, mert újszerű tokozást igényel majd egy ennyire komplex dizájn felépítése.

Az említett weboldal úgy tudja, hogy az SK Hynix hibrid kötésben gondolkodik, méghozzá W2W, azaz wafer-to-wafer struktúrt használva. Ez jelentősen eltér a jelenlegi PUC (Peripheral Under Cell) dizájntól, és elsődlegesen az teszi szükségessé, hogy cellák és a CMOS logika különálló waferen történő gyártása, majd későbbi egymáshoz kötése jelentősen csökkenti a CMOS logika sérülésének kockázatát a cellák egymásra helyezésekor.

Eredeti cikk